[分享]提高机电一体化系统抗干扰的措施

发表于2017-08-17     779人浏览     0人跟帖     总热度:880  

从整体和逻辑线路设计上提高机电一体化产品的抗干扰能力是整体设计的指导思想,对提高系统的可靠性和抗干扰性能关系极大。对于一个新设计的系统,如果把抗干扰性能作为一个重要的问题来考虑,则系统投入运行后,抗干扰能力就强。反之,如等到设备到现场发现问题才来修修补补,往往就会事倍功半。因此,在总体设计阶段,有几个方面必须引起特别重视。

一、逻辑设计力求简单可靠

对于一个具体的机电一体化产品,在满足生产工艺控制要求的前提下,逻辑设计应尽量简单,以便节省元件,方便操作。因为在元器件质量已定的前提下,整体中所用到的元器件数量愈少,系统在工作过程中出现故障的概率就愈小,亦即系统的稳定性愈高。但值得注意的是,对于一个具体的线路,必须扩大线路的稳定储备量,留有一定的负载容度。因为线路的工作状态是随电源电压、温度、负载等因素的大小而变的。当这些因素由额定情况向恶化线路性能方向变化,最后导致线路不能正常工作时,这个范围称为稳定储备量。此外,工作在边缘状态的线路或元件,最容易接受外界干扰而导致故障。因此,为了提高线路的带负载能力,应考虑留有负载容度。比如一个TTL集成门电路的负载能力是可以带8个左右同类型的逻辑门,但在设计时,一般最多只考虑带5—6个门,以便留有一定裕度。

二、硬件自检测和软件自恢复的设计

由于干扰引起的误动作多是偶发性的,因此应采取某种措施,使这种偶发的误动作不致直接影响系统的运行。因此,在总体设计上必须设法使干扰造成的这种故障能够尽快地恢复正常。通常的方式是,在硬件上设置某些自动监测电路。这主要是为了对一些薄弱环节加强监控,以便缩小故障范围,增强整体的可靠性。在硬件上常用的监控和误动作检出方法通常有数据传输的奇偶检验(如输入电路有关代码的输入奇偶校验),存储器的奇偶校验以及运算电路、译码电路和时序电路的有关校验等。

从软件的运行来看,瞬时电磁干扰会影响:堆栈指针SP、数据区或程序计数器的内容,使CPU偏离预定的程序指针,进入未使用的RAM区和ROM区,引起一些如死机、死循环和程序“飞掉”等现象,因此,要合理设置软件“陷阱”和“看门狗”并在检测环节进行数字滤波(如粗大误差处理)等。



扫码加入筑龙学社  ·  电气工程微信群 为您优选精品资料,扫码免费领取
分享至

分享到微信朋友圈 ×

打开微信"扫一扫",扫描上方二维码
请点击右上角按钮 ,选择 

魔法少女老王

北京 门头沟区 | 建筑电气

3 关注

161 粉丝

317 发帖

54 荣誉分

该博主未添加简介

猜你爱看

添加简介及二维码

简介

还可输入70字

二维码(建议尺寸80*80)

发站内信息

还可输入140字
恭喜您已成功认证筑龙E会员 点击“下载附件”即可
分享
入群
扫码入群
马上领取免费资料包
2/20